• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明揭示一種半導體裝置，其包括一晶片，且晶片包括：一基底、位於基底上的一金屬接墊以及覆蓋金屬接墊的邊緣部的一鈍化護層。一金屬柱體形成於金屬接墊上。一部份的金屬柱體與一部份的金屬接墊重疊。金屬柱體的一中心誤對準於金屬接墊的一中心。
    公开号:TW201318128A
    申请号:TW101112190
    申请日:2012-04-06
    公开日:2013-05-01
    发明作者:Shang-Yun Tu；Yao-Chun Chuang；Ming-Hung Tseng；Chen-Cheng Kuo；Chen-Shien Chen
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L23-00
    专利说明:
    半導體裝置
    本發明係有關於一種半導體技術，特別是有關於一種具有連接器結構的半導體裝置。
    積體電路係由數以百萬的主動裝置(例如，電晶體及電容)所組成。這些裝置起初彼此隔離，而最後內連形成功能電路。內連結構通常包括橫向連接(例如，金屬線(接線))以及垂直連接(例如，介層窗(via)及接觸窗(contact))。內連結構逐漸決定了現代積體電路的效能及密度限制。
    連結器結構會形成於內連結構的上方，其可包括接墊或金屬凸塊，形成且露出於各個晶片的表面。透過接墊/金屬凸塊進行電連接，以將晶片連接至封裝基底或另一晶片。可由打線接合(wiring bonding)或是覆晶接合(flip-chip bonding)構成電性連接。
    連接器結構的其中一種型式包括一鋁接墊電性連接至由銅所構成的內連結構。形成一鈍化護層及一高分子層，部份的鈍化護層及高分子層覆蓋鋁接墊。形成凸塊下方金屬(under-bump metallurgy,UBM)層，其延伸於鈍化護層及高分子層內的開口內。在UBM層上形成銅柱體及焊料蓋層，並進行回流(reflow)。
    在本發明一實施例中，一種半導體裝置，包括：一晶片，包括：一基底；一金屬接墊，位於基底上；一鈍化護層，覆蓋金屬接墊的邊緣部；以及一金屬柱體，位於金屬接墊上，其中一部份的金屬柱體與一部份的金屬接墊重疊，且其中金屬柱體的一中心誤對準於金屬接墊的一中心。
    在本發明另一實施例中，一種半導體裝置，包括：一晶片，包括：一基底；一第一金屬接墊，位於基底上；一鈍化護層，覆蓋第一金屬接墊的邊緣部；以及一第一金屬柱體，位於第一金屬接墊上，且延伸於鈍化護層上，其中第一金屬接墊及第一金屬柱體位於晶片的一第一角落區；一第二金屬接墊，位於基底上；一第二金屬柱體，位於第二金屬接墊上，其中第二金屬接墊及第二金屬柱體位於晶片的一第二角落區，其中第一及第二角落區位於晶片的一中心的二相對側，且其中從晶片的上視中，第一及第二金屬柱體的中心分別誤對準於第一及第二金屬接墊的中心，且相對於第一及第二金屬接墊的中心，而分別朝離開晶片的中心偏移；以及一封裝部件，接合至第一及第二金屬柱體，其中封裝部件擇自於由裝置晶片、轉接板、封裝基底及印刷電路板所組成的群組。
    在本發明又另一實施例中，一種半導體裝置，包括：一晶片，包括第一、第二、第三及第四角落，其中晶片更包括：一基底；第一、第二、第三及第四金屬接墊，位於基底上，其中第一、第二、第三及第四金屬接墊比晶片中任何其他金屬接墊靠近對應的第一、第二、第三及第四角落；一鈍化護層，覆蓋第一、第二、第三及第四金屬接墊的邊緣部；以及第一、第二、第三及第四金屬柱體，位於對應的第一、第二、第三及第四金屬接墊上，且延伸於鈍化護層的複數開口內，以電性耦接第一、第二、第三及第四金屬接墊，其中第一、第二、第三及第四金屬柱體的中心，分別自第一、第二、第三及第四金屬接墊的中心偏移離開，而分別朝向第一、第二、第三及第四角落。
    以下說明本發明實施例之製作與使用。然而，可輕易了解本發明實施例提供許多合適的發明概念而可實施於廣泛的各種特定背景。所揭示的特定實施例僅僅用於說明以特定方法製作及使用本發明，並非用以侷限本發明的範圍。
    以下配合本發明實施例說明半導體晶片內的連接器結構。本文中各個圖式及實施例中，相同的部件係使用相同的標號。
    第1圖係繪示出根據本發明各個實施例中晶片100之平面示意圖。晶片100可為一裝置晶片。晶片100具有多個角落(包括角落100A1至100A4)及多個邊緣(包括邊緣100B1至100B4)。複數個電連接器50可形成於晶片100的表面處。電連接器50可連接至下方金屬接墊40。
    電連接器50及金屬接墊40的細節部分繪示於第2圖中，第2圖係繪示出晶片100的局部剖面示意圖，其為第1圖中沿2-2線的剖面示意圖。晶片100包括半導體基底30。在一實施例中，晶片100為裝置晶片，其可包括內部具有主動裝置(例如，電晶體)的積體電路32。半導體基底30可為矽基底塊材或絕緣層上覆矽(silicon-on-insulator)基底。也可使用其他半導體材料，其包括三族、四族及五族元素。在其他實施例中，晶片100可為其他封裝部件的晶片，其內不具有主動裝置，且可為轉接板晶片(interposer die)。在上述實施例中，晶片100不具有主動裝置，晶片100可具有被動裝置，例如電阻及電容，或者不具有被動裝置。
    晶片100可進一步包括位於半導體基底30上的內層介電(inter-layer dielectric,ILD)層34，以及位於ILD層34上方的金屬層36。金屬層36可包括形成於介電層38內的金屬線及介層窗(未繪示)。在一實施例中，介電層38由低介電常數(low-k)材料所構成。低介電常數材料的介電常數(k值)可低於2.8或低於2.5。金屬線及介層窗可由銅或銅合金所構成，然而也可由其他的金屬所構成。
    金屬接墊40形成於金屬層36上，且可透過金屬層36內的金屬線及介層窗而電性耦接至積體電路32。金屬接墊40可為鋁接墊，然而也可使用其他金屬材料來製做金屬接墊40。形成鈍化護層42以覆蓋鋁接墊40的邊緣部分。鋁接墊40的中心部分經由鈍化護層42內的開口而露出。鈍化護層42可為單一層或複合層，且可由無孔材料所構成。在一實施例中，鈍化護層42為複合層，其包括一氧化矽層(未繪示)及位於氧化矽層上的一氮化矽層(未繪示)。鈍化護層42也可由未摻雜矽玻璃(un-doped silicate glass,USG)或氮氧化矽等等所構成。
    高分子層46形成於鈍化護層42上。高分子層46可包括高分子，例如環氧樹脂、聚醯亞胺(polyimide,PI)、苯並環丁烯(bis-benzocyclobutene,BCB)、聚對苯撐苯並二噁唑(phenylenebenzobisoxazole PBO)等等。圖案化高分子層46以形成一開口而露出鋁接墊40。可利用微影技術來進行高分子層46的圖案化。
    凸塊下方金屬(under-bump metallurgy,UBM)層48包括位於高分子層46上的一第一部以及延伸於高分子層46的開口內的一第二部。在一實施例中，UBM層48包括一鈦層及一晶種層(其可由銅或銅合金所構成)。金屬柱體50形成於UBM層48上，且與UBM層48相接。UBM層48的邊緣對準於金屬柱體50的對應邊緣。UBM層48可與金屬接墊40實體接觸。在一實施例中，金屬柱體50由非回流(non-reflowable)金屬所構成，其在回流製程中不會熔融。舉例來說，金屬柱體50可由銅或銅合金所構成。金屬柱體50的上表面50B高於高分子層46的上表面46A。除了金屬柱體50，其上可形成額外的金屬層，例如金屬層52，其中金屬層52可包括鎳層、鈀層、金層或其多層。焊料蓋層54也可形成於金屬層52上，其中焊料蓋層54可由Sn-Ag合金、Sn-Cu合金、Sn-Ag-Cu合金等所構成，且可為無鉛或含鉛的材料。UBM層48也可視為金屬柱體50的底部。
    在一實施例中，金屬接墊40的橫向尺寸W1小於金屬柱體50的橫向尺寸W2。在其他實施例中，屬接墊40的橫向尺寸W1等於或大於金屬柱體50的橫向尺寸W2。
    如第2圖所示，金屬接墊40與上方所對應的金屬柱體50誤對準。在第2圖的上視結構中，金屬接墊40具有中心40A(亦請參照第5及6圖)，其以第2圖中的直線40A表示。上視的金屬柱體50也具有中心50A，其以第2圖中的直線50A表示。根據上述實施例，中心40A與中心50A誤對準而相差一距離ΔS。在一些實施例中，誤對準的距離ΔS可小於長度L或寬度W(第1圖)的2%或介於0.01%至0.09%之間，其中長度L及寬度W為晶片100的長度及寬度。誤對準的距離ΔS的測量係沿著長度L及寬度W的相同方向進行測量，並取決於對準的方向。
    在第2圖中，箭號45表示晶片100的中心100C(請參照第1圖)的方向。因此，取決於晶片100內金屬接墊40及金屬柱體50的位置，方向45的相反方向朝向晶片100的中心100A1至100A4或邊緣100B1至100B4。如第2圖所示，在朝向晶片中心100C的方向中，金屬柱體50與高分子層46的重疊區域具有寬度W3，而在離開晶片中心100C的方向中，金屬柱體50與高分子層46的重疊區域具有寬度W4，其大於寬度W3。如此一來，金屬柱體50與金屬接墊40的誤對準中，金屬柱體50與高分子層46在離開晶片中心100C的方向的重疊多於朝向晶片中心100C的方向的重疊，此有助於降低介電層42內的破裂。
    請參照第3圖，晶片100接合至封裝部件200(例如，可為封裝基底、印刷電路板(print circuit board,PCB)或轉接板)。因此，封裝部件200也稱作封裝基底200，然而其可為另一種封裝部件，例如轉接板、裝置晶片、PCB等等。在一實施例中，封裝基底200具有金屬接墊210及局部覆蓋金屬接墊210的介電層212。金屬接墊210可露出於介電層212內的開口，而金屬柱體50可透過該開口接合至金屬接墊210。在一實施例中，在接合之後，金屬接墊210的中心210A可對準於金屬柱體50的中心50A，而誤對準於金屬接墊40的中心40A。另一種情形是金屬接墊210對準於金屬柱體50，而誤對準於金屬接墊40。可以理解的是封裝基底200可具有第一熱膨脹係數(coefficient of thermal expansion,CTE)，其不同於且可能大於晶片100的第二CTE。因此，在進行回流製程之前，金屬接墊210的中心210A需誤對準於金屬柱體50的中心50A，使得於回流製程受熱時，因第一及第二CTE之間的差異，金屬接墊210的中心210A對準於金屬柱體50的中心50A。在從回流製程冷卻之後，金屬接墊210的中心210A維持對準於金屬柱體50的中心50A。因此，在金屬接墊40、金屬柱體50、金屬接墊210及對應的晶片100與封裝部件200的設計中，需考量材料的膨脹。
    第4圖係繪示出根據本發明另一實施例之連接器結構剖面示意圖。除了金屬接墊40的中心40A與金屬柱體50的中心50A之間的誤對準，金屬接墊210的中心210A也誤對準於金屬柱體50的中心50A。在對應的封裝體製做中，在進行回流製程之前，金屬接墊210的中心210A可對準於金屬柱體50的中心50A。在進行回流製程之後，由於晶片100與封裝基底200之間CTE差異，金屬接墊210與金屬柱體50會發生誤對準。
    請再參照第1圖，晶片100具有被一周圍區包圍的內部區64C。周圍區可劃分為角落區(包括64A1至64A4且與晶片100的角落100A1至100A4相鄰)以及邊緣區(包括64B1至64B4且與晶片100的邊緣100B1至100B4相鄰)。邊緣區64B1至64B4與角落區64A1至64A4的長度L5及寬度W5可小於對應晶片100的長度L及寬度W的四分之一或是10%。在每一角落區64A1至64A4、邊緣區64B1至64B4及內部區64C中，可具有複數個連接器結構。如第2圖所示，每一連接器結構包括金屬接墊40及其上方的金屬柱體50。
    第5圖係繪示出金屬柱體50如何誤對準於對應的下方金屬接墊40之平面示意圖，其中中心40A及50A的誤對準表示對應的金屬接墊40及金屬柱體50的誤對準。在每一角落區64A1至64A4、邊緣區64B1至64B4及內部區64C中，繪示出單一金屬接墊40及單一金屬柱體50來表示相同區域內的複數個金屬接墊40及金屬柱體50。如第5圖所示，每一邊緣區64B1至64B4的中心50A，自所對應連接的金屬接墊40的中心40A，朝往對應的邊緣100B1至100B4相對偏移。舉例而言，邊緣區64B1內的中50A朝往邊緣100B1偏移，而邊緣區64B3內的中50A朝往邊緣100B3偏移。偏移方向(以虛線箭號102表示之)為離開晶片100的中心100C。
    如中心40A與中心50A之間的誤對準所示，角落區64A1至64A4內金屬柱體50，自所對應連接的金屬接墊40，朝往對應的角落100A1至100A4相對偏移。舉例而言，角落區64A1內的中心50A朝往角落100A1偏移，而角落區64A3內的金屬柱體50朝往角落100A3偏移。角落區64A1至64A4內的偏移方向(以虛線箭號102表示之)為離開晶片100的中心100C。對於角落區64A1至64A4內的金屬柱體50來說，偏移方向可平行於中心100C與角落100A1至100A4之間所繪示的直線。對於邊緣區64B1至64B4內的金屬柱體50來說，偏移方向為垂直於對應邊緣100B1至100B4的延伸方向。在每一角落區64A1至64A4內，可具有一、二、三或多個連接器結構的角落列具有偏移中心40A/50A，而角落區64A1至64A4內其餘的金屬接墊40及對應金屬柱體50具有其中心來對準。在每一邊緣區64B1至64B4內，可具有一、二、三或多個連接器結構的邊緣列具有偏移中心40A/50A，而邊緣區64B1至64B4內其餘的金屬接墊40及對應金屬柱體50具有其中心來對準。另外，在每一角落區64A1至64A4與邊緣區64B1至64B4內，所有連接器結構具有金屬接墊40及與其誤對準的對應的金屬柱體50。在內部區64C內，金屬接墊40的中心40A對準於對應的上方金屬柱體50的中心50A。在一些實施例中，角落區64C內沒有連接器具有誤對準中心40A及50A。
    在第5圖中，金屬接墊40及金屬柱體50大體上為圓形對稱而不具有特別較長或較短的軸(當上視時)。在其他實施中，金屬接墊40及金屬柱體50可為長條型，具有明顯大於短軸的長軸。第6圖係繪出晶片100的上視圖。此結構相似於第5圖的結構，除了金屬接墊40及金屬柱體50上視形狀為朝向晶片100的中心100C延伸以外。此結構可使用於走線上方凸塊(bump-on-trace)結構。角落區64A1至64A4與邊緣區64B1至64B4內的連接器結構可包括金屬柱體50相對於對應的下方金屬接墊40朝離開晶片100的中心100C偏移的連接器結構。另一方面，在內部區64C內，金屬接墊40的中心40A仍對準於金屬柱體50的中心50A。
    在上述實施例中，藉由金屬柱體相對於對應的連接金屬接墊，朝往離開對應的晶片的中心偏移，連接器結構可更加堅固，而降低鈍化護層發生破裂的可能性。實驗結果指出當發生鈍化護層破裂時，最可能發生於金屬接墊遠離晶片中心的側邊。在朝向晶片中心的側邊不太會發生鈍化護層破裂。因此，透過金屬柱體往離開晶片中心的方向偏移，金屬柱體與高分子層46(第2圖)之間具有更多的重疊。因此，降低鈍化護層破裂的發生。
    根據上述實施例，一晶片，包括：一基底、位於基底上的一金屬接墊以及覆蓋金屬接墊的邊緣部的一鈍化護層。一金屬柱體形成於金屬接墊上。一部份的金屬柱體與一部份的金屬接墊重疊。金屬柱體的一中心誤對準於金屬接墊的一中心。
    根據其他實施例，一晶片包括：一基底、位於基底上的一第一金屬接墊、覆蓋第一金屬接墊的邊緣部的一鈍化護層以及位於第一金屬接墊上且延伸於鈍化護層上的一第一金屬柱體。第一金屬接墊及第一金屬柱體位於晶片的一第一角落區。晶片更包括：位於基底上的一第二金屬接墊以及位於第二金屬接墊上的一第二金屬柱體。第二金屬接墊及第二金屬柱體位於晶片的一第二角落區。第一及第二角落區位於晶片的一中心的二相對側。從晶片的上視中，第一及第二金屬柱體的中心分別誤對準於第一及第二金屬接墊的中心，且相對於第一及第二金屬接墊的中心，而分別朝離開晶片的中心偏移。
    又根據其他實施例，一晶片包括：第一、第二、第三及第四角落。晶片更包括：一基底、位於基底上的第一、第二、第三及第四金屬接墊，其中第一、第二、第三及第四金屬接墊比晶片中任何其他金屬接墊靠近對應的第一、第二、第三及第四角落。晶片更包括：覆蓋第一、第二、第三及第四金屬接墊的邊緣部的一鈍化護層。第一、第二、第三及第四金屬柱體，位於對應的第一、第二、第三及第四金屬接墊上，且延伸於鈍化護層的複數開口內，以電性耦接第一、第二、第三及第四金屬接墊。第一、第二、第三及第四金屬柱體的中心，分別自第一、第二、第三及第四金屬接墊的中心偏移離開，而分別朝向第一、第二、第三及第四角落。
    雖然本發明之實施例及其優點已揭露如上，然其在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾。再者，本發明之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本發明揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大體相同功能或獲得大體相同結果皆可使用於本發明中。因此，本發明之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本發明之保護範圍也包括各個申請專利範圍及實施例的組合。
    30．．．半導體基底
    32．．．積體電路
    34．．．內層介電層
    36．．．金屬層
    38、212．．．介電層
    40．．．金屬接墊/鋁接墊
    40A、50A、210A．．．中心/直線
    42．．．鈍化護層/介電層
    45．．．方向
    46．．．高分子層
    46A、50B．．．上表面
    48．．．凸塊下方金屬層
    50．．．金屬柱體/電連接器
    52．．．金屬層
    54．．．焊料蓋層
    64A1、64A2、64A3、64A4．．．角落區
    64B1、64B2、64B3、64B4．．．邊緣區
    64C．．．內部區
    100．．．晶片
    100A1、100A2、100A3、100A4．．．角落
    100B1、100B2、100B3、100B4．．．邊緣
    100C．．．中心
    102．．．偏移方向
    200．．．封裝部件/封裝基底
    210．．．金屬接墊
    L、L5．．．長度
    W、W3、W4、W5．．．寬度
    W1、W2．．．橫向尺寸
    ΔS．．．距離
    第1圖係繪示出一平面示意圖，其中連接器結構分佈於晶片的角落區、邊緣區及內部區；
    第2圖係繪示出第1圖中晶片的局部剖面示意圖；
    第3及4圖係繪示出第1圖中晶片與另一封裝部件接合剖面示意圖；
    第5圖係繪示出根據本發明實施例之金屬柱體與各個下方連接金屬接墊的誤對準平面示意圖，其中金屬柱體及金屬接墊為非長條型；
    第6圖係繪示出根據本發明另一實施例之金屬柱體與各個下方連接金屬接墊的誤對準平面示意圖，其中金屬柱體及金屬接墊為長條型。
    30．．．半導體基底
    32．．．積體電路
    34．．．內層介電層
    36．．．金屬層
    38．．．介電層
    40．．．金屬接墊/鋁接墊
    40A、50A．．．中心/直線
    42．．．鈍化護層/介電層
    45．．．方向
    46．．．高分子層
    46A、50B．．．上表面
    48．．．凸塊下方金屬層
    50．．．金屬柱體/電連接器
    52．．．金屬層
    54．．．焊料蓋層
    W1、W2．．．橫向尺寸
    W3、W4．．．寬度
    ΔS．．．距離
    权利要求:
    Claims (10)
    [1] 一種半導體裝置，包括：一晶片，包括：一基底；一第一金屬接墊，位於該基底上；一鈍化護層，覆蓋該第一金屬接墊的邊緣部；以及一第一金屬柱體，位於該第一金屬接墊上，其中一部份的該第一金屬柱體與一部份的該第一金屬接墊重疊，且其中該第一金屬柱體的一中心誤對準於該第一金屬接墊的一中心。
    [2] 如申請專利範圍第1項所述之半導體裝置，其中該第一金屬柱體的該中心相對該第一金屬接墊的該中心，朝離開該晶片的一中心偏移。
    [3] 如申請專利範圍第1項所述之半導體裝置，更包括：一第二金屬接墊，位於該基底上；以及一第二金屬柱體，位於該第二金屬接墊上，其中該第二金屬柱體的一部分與該第二金屬接墊的一部分重疊，其中該第二金屬柱體的一中心對準於該第二金屬接墊的一中心，且其中該第二金屬接墊與該第二金屬柱體位於該晶片的一內部區，且比該第一金屬接墊及該第一金屬柱體更靠近該晶片的一中心。
    [4] 如申請專利範圍第1項所述之半導體裝置，更包括一封裝部件，包括一額外金屬接墊，接合至該第一金屬柱體，其中該額外金屬接墊的一中心誤對準於該第一金屬柱體的該中心。
    [5] 如申請專利範圍第1項所述之半導體裝置，更包括一封裝部件，包括一額外金屬接墊，接合至該第一金屬柱體，其中該額外金屬接墊的一中心對準於該第一金屬柱體的該中心。
    [6] 一種半導體裝置，包括：一晶片，包括：一基底；一第一金屬接墊，位於該基底上；一鈍化護層，覆蓋該第一金屬接墊的邊緣部；以及一第一金屬柱體，位於該第一金屬接墊上，且延伸於該鈍化護層上，其中該第一金屬接墊及該第一金屬柱體位於該晶片的一第一角落區；一第二金屬接墊，位於該基底上；一第二金屬柱體，位於該第二金屬接墊上，其中該第二金屬接墊及該第二金屬柱體位於該晶片的一第二角落區，其中該第一及該第二角落區位於該晶片的一中心的二相對側，且其中從該晶片的上視中，該第一及該第二金屬柱體的中心分別誤對準於該第一及該第二金屬接墊的中心，且相對於該第一及該第二金屬接墊的該等中心，而分別朝離開該晶片的該中心偏移；以及一封裝部件，接合至該第一及該第二金屬柱體，其中該封裝部件擇自於由裝置晶片、轉接板、封裝基底及印刷電路板所組成的群組。
    [7] 如申請專利範圍第6項所述之半導體裝置，更包括：一第三金屬接墊，位於該基底上；一第三金屬柱體，位於該第三金屬接墊上，其中該第三金屬接墊及該三金屬柱體位於該晶片的一第一邊緣區內；一第四金屬接墊，位於該基底上；以及一第四金屬柱體，位於該第四金屬接墊上，其中該第四金屬接墊及該第四金屬柱體位於該晶片的一第二邊緣區內，其中該第一及該第二邊緣區位於該晶片的一中心的二相對側，且其中從該晶片的上視中，該第三及該第四金屬柱體的中心分別誤對準於該第三及該第四金屬接墊的中心。
    [8] 如申請專利範圍第6項所述之半導體裝置，更包括：一第三金屬接墊，位於該基底上；以及一第三金屬柱體，位於該第三金屬接墊上，其中一部份的該第三金屬柱體與一部份的該第三金屬接墊重疊，其中該第三金屬柱體的一中心對準於該第三金屬接墊的一中心，且其中該第三金屬接墊及該第三金屬柱體位於該晶片的一內部區，而該晶片的該中心位於該內部區內。
    [9] 一種半導體裝置，包括：一晶片，包括第一、第二、第三及第四角落，其中該晶片更包括：一基底；第一、第二、第三及第四金屬接墊，位於該基底上，其中該第一、該第二、該第三及該第四金屬接墊比該晶片中任何其他金屬接墊靠近對應的該第一、該第二、該第三及該第四角落；一鈍化護層，覆蓋該第一、該第二、該第三及該第四金屬接墊的邊緣部；以及第一、第二、第三及第四金屬柱體，位於對應的該第一、該第二、該第三及該第四金屬接墊上，且延伸於該鈍化護層的複數開口內，以電性耦接該第一、該第二、該第三及該第四金屬接墊，其中該第一、該第二、該第三及該第四金屬柱體的中心，分別自該第一、該第二、該第三及該第四金屬接墊的中心偏移離開，而分別朝向該第一、該第二、該第三及該第四角落。
    [10] 如申請專利範圍第9項所述之半導體裝置，更包括：第五、第六、第七及第八金屬接墊，位於該基底上，其中該第五、該第六、該第七及該第八金屬接墊位於鄰近該晶片的第一、第二、第三及第四邊緣的複數邊緣列的其中一者內；以及第五、第六、第七及第八金屬柱體，位於對應的該第五、該第六、該第七及該第八金屬接墊上，其中該第五、該第六、該第七及該第八金屬柱體的中心，分別自該該第五、該第六、該第七及該第八金屬接墊的中心偏移離開而分別朝向該第一、該第二、該第三及該第四邊緣。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI475657B|2015-03-01|半導體裝置
    US9881885B2|2018-01-30|Metal routing architecture for integrated circuits
    TWI531036B|2016-04-21|封裝結構
    KR101464069B1|2014-11-21|집적 회로 소자들 내의 세장형 범프들
    TWI630693B|2018-07-21|用於接合積體被動裝置於整合式扇出封裝中的墊中之開口
    KR20130020512A|2013-02-27|응력을 줄이기 위한 더미 플립 칩 범프
    TWI543322B|2016-07-21|半導體裝置及其封裝方法以及用於半導體裝置的封裝
    US9673158B2|2017-06-06|Formation of connectors without UBM
    US20130249082A1|2013-09-26|Conductive bump structure on substrate and fabrication method thereof
    US20200126939A1|2020-04-23|Bump-on-Trace Design for Enlarge Bump-to-Trace Distance
    US10050000B2|2018-08-14|Bump-on-trace structures with high assembly yield
    US8659123B2|2014-02-25|Metal pad structures in dies
    TWI720623B|2021-03-01|半導體裝置及其形成方法
    US20200312800A1|2020-10-01|Semiconductor structure and manufacturing method thereof
    同族专利:
    公开号 | 公开日
    CN103066053A|2013-04-24|
    US20140231987A1|2014-08-21|
    US20150303160A1|2015-10-22|
    TWI475657B|2015-03-01|
    US20170229413A1|2017-08-10|
    US20130093079A1|2013-04-18|
    US9991218B2|2018-06-05|
    US9659903B2|2017-05-23|
    US8729699B2|2014-05-20|
    KR20130042421A|2013-04-26|
    US9373598B2|2016-06-21|
    US9093440B2|2015-07-28|
    US20160268227A1|2016-09-15|
    CN103066053B|2018-06-15|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI584425B|2016-06-27|2017-05-21|力成科技股份有限公司|扇出型晶圓級封裝結構|JPH01179425A|1988-01-08|1989-07-17|Oki Electric Ind Co Ltd|Mounting process of semiconductor chip|
    JP3645136B2|1999-06-22|2005-05-11|三菱電機株式会社|電子回路パッケージ及び実装ボード|
    JP3813797B2|2000-07-07|2006-08-23|株式会社ルネサステクノロジ|半導体装置の製造方法|
    JP2005268454A|2004-03-17|2005-09-29|Nec Electronics Corp|半導体装置およびその製造方法|
    TWI258176B|2005-05-12|2006-07-11|Siliconware Precision Industries Co Ltd|Semiconductor device and fabrication method thereof|
    CN100593239C|2006-10-16|2010-03-03|先进封装技术私人有限公司|芯片及其制造方法|
    US7456090B2|2006-12-29|2008-11-25|Taiwan Semiconductor Manufacturing Co., Ltd.|Method to reduce UBM undercut|
    CN100580915C|2007-02-16|2010-01-13|南茂科技股份有限公司|封装导电结构及其制造方法|
    CN100562992C|2007-03-21|2009-11-25|晶宏半导体股份有限公司|凸块指化的晶片结构|
    US7942910B2|2007-05-16|2011-05-17|Ortho Innovations, Llc|Polyaxial bone screw|
    US8178392B2|2007-05-18|2012-05-15|Stats Chippac Ltd.|Electronic system with expansion feature|
    JP2009158686A|2007-12-26|2009-07-16|Yokogawa Electric Corp|半導体装置|
    US7812438B2|2008-01-07|2010-10-12|International Business Machines Corporation|Via offsetting to reduce stress under the first level interconnect in microelectronics packaging|
    JP5040746B2|2008-03-14|2012-10-03|日本電気株式会社|電子部品及びその製造方法|
    US20090278263A1|2008-05-09|2009-11-12|Texas Instruments Incorporated|Reliability wcsp layouts|
    KR101485105B1|2008-07-15|2015-01-23|삼성전자주식회사|반도체 패키지|
    WO2010049087A2|2008-10-31|2010-05-06|Advanced Micro Devices, Inc.|A semiconductor device including a reduced stress configuration for metal pillars|
    KR101692702B1|2010-07-01|2017-01-18|삼성전자주식회사|반도체 패키지 및 이를 제조하는 방법|
    TWI478303B|2010-09-27|2015-03-21|Advanced Semiconductor Eng|具有金屬柱之晶片及具有金屬柱之晶片之封裝結構|US9142533B2|2010-05-20|2015-09-22|Taiwan Semiconductor Manufacturing Company, Ltd.|Substrate interconnections having different sizes|
    JP2012186374A|2011-03-07|2012-09-27|Renesas Electronics Corp|半導体装置、及びその製造方法|
    US8624392B2|2011-06-03|2014-01-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical connection for chip scale packaging|
    US9053989B2|2011-09-08|2015-06-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Elongated bump structure in semiconductor device|
    US9548281B2|2011-10-07|2017-01-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical connection for chip scale packaging|
    US9564412B2|2011-12-06|2017-02-07|Intel Corporation|Shaped and oriented solder joints|
    US9233835B2|2011-12-06|2016-01-12|Intel Corporation|Shaped and oriented solder joints|
    US8912668B2|2012-03-01|2014-12-16|Taiwan Semiconductor Manufacturing Company, Ltd.|Electrical connections for chip scale packaging|
    US9646923B2|2012-04-17|2017-05-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices|
    US9425136B2|2012-04-17|2016-08-23|Taiwan Semiconductor Manufacturing Company, Ltd.|Conical-shaped or tier-shaped pillar connections|
    US9299674B2|2012-04-18|2016-03-29|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump-on-trace interconnect|
    US9196573B2|2012-07-31|2015-11-24|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump on padbonding structure|
    US8829673B2|2012-08-17|2014-09-09|Taiwan Semiconductor Manufacturing Company, Ltd.|Bonded structures for package and substrate|
    US9673161B2|2012-08-17|2017-06-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Bonded structures for package and substrate|
    US9111817B2|2012-09-18|2015-08-18|Taiwan Semiconductor Manufacturing Company, Ltd.|Bump structure and method of forming same|
    US9117825B2|2012-12-06|2015-08-25|Taiwan Semiconductor Manufacturing Company, Ltd.|Substrate pad structure|
    JP6180801B2|2013-06-07|2017-08-16|ルネサスエレクトロニクス株式会社|半導体装置|
    TWI517318B|2013-06-14|2016-01-11|日月光半導體製造股份有限公司|具金屬柱組之基板及具金屬柱組之封裝結構|
    TWI567902B|2013-06-14|2017-01-21|日月光半導體製造股份有限公司|具定位組之基板組|
    US9252076B2|2013-08-07|2016-02-02|Taiwan Semiconductor Manufacturing Company, Ltd.|3D packages and methods for forming the same|
    JP6211855B2|2013-09-03|2017-10-11|ルネサスエレクトロニクス株式会社|半導体装置|
    US10163828B2|2013-11-18|2018-12-25|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor device and fabricating method thereof|
    CN106068552A|2014-03-06|2016-11-02|三菱电机株式会社|半导体装置|
    JP2016012650A|2014-06-27|2016-01-21|ルネサスエレクトロニクス株式会社|半導体装置|
    US10014248B2|2014-06-27|2018-07-03|Sony Corporation|Semiconductor device with less positional deviation between aperture and solder|
    US20160064340A1|2014-08-28|2016-03-03|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor device and manufacturing method thereof|
    CN108573953B|2017-03-07|2020-09-29|中芯国际集成电路制造有限公司|一种半导体器件及其制备方法和电子装置|
    US10090271B1|2017-06-28|2018-10-02|International Business Machines Corporation|Metal pad modification|
    US10985124B2|2018-04-23|2021-04-20|Taiwan Semiconductor Manufacturing Company Ltd.|Semiconductor structure and manufacturing method thereof|
    US10879291B2|2018-11-27|2020-12-29|Raytheon Company|Stacked sensor with integrated capacitors|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/276,090|US8729699B2|2011-10-18|2011-10-18|Connector structures of integrated circuits|
    [返回顶部]